上个月，我们的ALD产线瘫了整整三天。不是设备宕机，是膜厚均匀性飘了——同一批次12片晶圆，中心与边缘差值飙到1.8纳米。客户直接拒收，几百万的订单打水漂。 排查到最后你猜怎么着？就他妈一根加热灯管老化，导致腔壁温度波动了不到三度。三度。实验室里根本不叫事儿，量产线上能让你脱层皮。
说真的，干这行十五年，我对ALD的感情很复杂。它像一剂猛药，用好了起死回生，用不好……纯烧钱。 实验室发论文爱吹“完美保形”、“原子级精度”，但产线上跑起来，十台ALD有八台在跟purge time死磕。那个时长设定，是门玄学。短了，残留前驱体在管内相互反应生成颗粒，下一片晶圆一上来就满盘defect；长了，产量直接腰斩。我们算过一笔账，为镀一层5纳米的氧化铝，一cycle要花12秒，干满200个cycle再加上升温降温，一片8寸晶圆在腔里趴45分钟。 45分钟！同规格的PECVD机台三分钟搞定，膜厚均匀性差一点但客户很多时候根本测不出来。所以你说，老板是选ALD还是选PECVD？
‘自限制’就是个笑话
教科书把“自限制表面反应”奉为ALD的圣杯。我呸。那只在理想平面基板上成立。一旦沟槽深宽比超过15:1，前驱体分子压根扩散不到位，所谓的半反应自己就先“饿死”了。 更可笑的是，有些前驱体还会在表面形成亚稳态吸附层，高温下突然分解，给你来一层根本不在计划内的CVD成分。去年做车规级GaN功率器件，深孔侧壁的AlN膜里总检出碳含量超标，折腾两个月，最后发现是TMA在190℃时的副反应——供应商的数据表上提都没提。这种坑，你不在前线闻着那股刺鼻的尾气尝遍每一轮测试，永远不可能知道。
purge时间，永远的痛
工艺窗口？那都是给外行看的。真正的魔鬼全躲在purge step里。 我经手过一套配方，理论窗口250-280℃，可你猜怎么着？在260℃下，purge低于8秒立马起雾状颗粒，高于15秒膜厚直接掉3埃。这意味着你每一cycle都得掐着秒表过日子。更别提硬件延迟——阀门开关有先后，管道长短不一样，残留气体浓度梯度根本算不准。我们那台老掉牙的Gemstar，腔体死角里藏了不知多少TMA冷凝物，每开一次PM都得用稀盐酸泡三个小时。新来的博士看着仿真图说“可以优化气流场”，我真想一巴掌拍醒他：仿真要是准，还要工艺工程师干嘛？
当均匀性碰上量产，一地鸡毛
理论上，晶圆在ALD腔里转得越欢，均匀性越好。可实际上呢？旋转机构本身就会引入微粒。 我们做过对比，静态工艺的颗粒数能控制在30颗以内（0.2微米以上），动态一转，分分钟破百。问厂商，两手一摊：“你们clean room洁净度不够。” 放屁。我去客户那边稽核，人家的12寸线用同样的加热与自转设计，一样要定期开腔清粉末。那些粉末哪来的？其实就是前驱体在腔壁与套管缝隙间反复冷凝又脱落，被气流带起来，最终落到晶圆上。 这种现象，论文里永远看不到，但产线上人人遇到过。
说到底，ALD的命门在于它太“娇气”。 对温度敏感，对气流敏感，对前驱体纯度敏感，甚至对基板表面的预处理都敏感到变态。我们有次换了一家便宜的清洗厂，结果同一套recipe出来的膜厚标准差扩大了0.6纳米，找遍原因，氢氟酸浸泡时间的微妙差异竟是罪魁祸首。0.6纳米，不到两个铝原子直径，对逻辑芯片或许可以糊弄过去，对量子点发光层的界面态就是致命打击。
眼下行业有个盲区：所有人都盯着前驱体开发、等离子体增强，却没人好好琢磨腔室设计这个底层问题。现有的反应腔，说穿了就是个高级烤炉加一套喷淋头，流体模型建立在层流假设上，而真实反应环境里湍流无处不在，所谓均匀淋洒不过是统计平均上的假象。 你去看任何一台量产型ALD的膜厚map，边缘总会有个诡异的偏薄或偏厚环，那就是气体分配不均匀的胎记。治不了。除非推倒重来，搞一种压根不需要匀气盘的新腔体——但谁敢投这个钱？
所以，别再神化ALD了。它只是一把刻度稍微精细点的尺子，而我们要量的东西，往往连形状都没规整好。
